佳能已成功在全球半导体行业的后端光刻设备领域站稳脚跟。
日本光学巨头佳能因市场下滑，自2004年以来一直未新建半导体光刻设备生产工厂。该公司于2025年7月30日宣布，将在其宇都宫光学产品工厂建成一座新的半导体光刻设备工厂。该工厂预计将于9月投入运营。
据悉，宇都宫工厂的投资额达500亿日元（约合3.38亿美元），将使光刻机总产能提升50%。该工厂主要专注于半导体光刻设备、显示面板光刻设备以及相关的测试和封装设备，尤其侧重于用于半导体后期工艺的光刻工具。
佳能是21世纪初少数几家能够生产半导体前端工艺设备的厂商之一，在半导体光刻机领域与日本尼康和荷兰ASML并驾齐驱。然而，由于战略失误，ASML在2020年代占据了90%的市场份额，佳能在该领域的影响力则显著减弱。
近年来，随着前端半导体制造精度的提升趋于稳定，代工厂已将重点转向2.5D和3D封装等先进的后端封装技术，以保持产品性能的增长。在这些先进的封装方法中，高精度光刻技术对于中介层（interposer）的加工至关重要。
佳能早在21世纪初就预见到了这一趋势，因此选择不投资EUV光刻技术。相反，佳能开发了专为封装应用设计的I线光刻设备，并于2011年推出了首套系统。尽管尼康目前正在积极进军这一领域，但预计要到2026年才会进入。
佳能高级常务董事竹石宏明表示，虽然ASML占据前端光刻设备市场的主导地位，但佳能已成功在全球半导体行业的后端光刻设备领域站稳脚跟，从而提升了其半导体光刻部门的业绩。
2015年至2020年期间，佳能平均每年出货90台半导体光刻机。预计到2025年，出货量将增长2.83倍，达到255台，其中后端工艺设备将占出货量的30%。
去年9月，佳能宣布，向总部位于美国得克萨斯州的半导体联盟得克萨斯电子研究所（TIE）交付佳能最先进的纳米压印光刻 NIL 系统 FPA-1200NZ2C。
这台纳米压印光刻机将交付给德克萨斯电子研究所，该研究所是德克萨斯大学奥斯汀分校支持的联盟，成员包括英特尔和其他芯片公司以及公共部门和学术组织。该设备将供芯片制造商用于研发。
该联盟对外提供对半导体研发计划和原型设施的访问权限，以帮助解决与先进半导体技术（包括先进封装技术）相关的问题。
佳能的 FPA-1200NZ2C 系统可实现最小 14nm 线宽的图案化，支持 5nm 制程逻辑半导体生产。该设备将在得克萨斯电子研究所用于先进半导体的研发和原型的生产。
佳能光学产品副总裁岩本一典表示，公司的目标是在三到五年内每年销售约 10 到 20 台。该设备由佳能与 Kioxia 和大日本印刷公司合作开发，并于去年 10 月开始销售。
佳能突破纳米压印技术讲的并不是一个新故事。
从2004年开始研究纳米压印，再到2014年收购美国纳米技术公司Molecular Imprints至今，几乎每年都会传出佳能纳米压印技术突破芯片生产尺寸的动向，以至于一家海外专门追踪佳能公司网站报道最新消息时，用的标题是“佳能的纳米压印来了（再次）”（Canon’s Nanoimprint Arrives (again)）。
纳米压印与光刻是两种不同的技术路线。
两者的目标相同，简单描述就是将设计好的集成电路图“复制粘贴”到硅片上。而实现方法却大有不同，形象地比喻类似“照相”与“盖印章”。
光刻主要采用化学手段，利用紫外光辅以光刻胶等特殊化学品发生反应在硅片上“投影”出电路图。纳米压印则主要采用物理手段，利用制作好的集成电路图模板通过机械加压“复印”到硅片之上。
由于没有采用光刻中的投影成像原理，纳米压印省去了光刻机造价最昂贵的光学曝光机等成像系统，理论上认为是一种更低成本的方案。按照佳能产品负责人的说法，“纳米压印的价格将比EUV光刻机少一位数”，且耗电量只有光刻的十分之一。
与光刻机早早从最原始的接触式进化成非接触式不同，纳米压印采用机械加压方法必须接触。但实际接触过程中，纳米压印比光刻更容易出错，对准与缺陷问题始终是困扰纳米压印的两大难关。
半导体又恰恰对生产精度要求最苛刻，芯片尺寸越小容错率越低。纳米压印技术长期无法被证明应用于量产半导体领域10纳米以下先进制程芯片的能力。直至今天，相应制程芯片仍未大规模使用纳米压印技术生产。
纳米压印目前主要广泛应用于对制造缺陷容忍度较高的行业领域，比如光学和生物芯片，包括LED、AR设备、太阳能电池等等，但迄今为止都还未进入到大规模量产阶段。